IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:

Tetsuo KAWANO, et al.

Application No.:

Group Art Unit:

Filed: March 24, 2004

Examiner:

For:

TIMING ANALYSIS APPARATUS, TIMING ANALYSIS METHOD AND PROGRAM

PRODUCT

SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN APPLICATION IN ACCORDANCE WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55

Commissioner for Patents PO Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s) herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-353950

Filed: October 10, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing date(s) as evidenced by the certified papers attached hereto, in accordance with the requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

Date: March 24, 2004

By:

Registration No. 22,010

1201 New York Ave, N.W., Suite 700

Washington, D.C. 20005 Telephone: (202) 434-1500 Facsimile: (202) 434-1501



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年10月14日

出 願 番 号 Application Number:

特願2003-353950

[ST. 10/C]:

[] P 2 0 0 3 - 3 5 3 9 5 0]

出 願
Applicant(s):

人

富士通株式会社

13/4

2004年 1月15日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】特許願【整理番号】0340769【提出日】平成15年

【提出日】平成15年10月14日【あて先】特許庁長官殿【国際特許分類】G06F 17/50

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 河野 哲雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 吉川 聡

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴィエルエ

スアイ株式会社内

【氏名】 細野 敏克

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 一ノ瀬 茂則

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】 米田 高志

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100090273

【弁理十】

【氏名又は名称】 國分 孝悦 【電話番号】 03-3590-8901

【手数料の表示】

【予納台帳番号】 035493 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 9908504

【書類名】特許請求の範囲

【請求項1】

入力される回路情報に基づいて半導体集積回路のタイミング解析を行うタイミング解析 装置であって、

上記半導体集積回路内の解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を算出する係数演算部と、

上記算出したばらつき係数及び上記回路情報に基づいて、上記解析対象とするパスでの タイミング解析を行う第1のタイミング解析部とを備えることを特徴とするタイミング解 析装置。

【請求項2】

上記係数演算部は、上記回路情報に基づいて上記解析対象とするパスにおけるゲート段数に応じた遅延時間の変動量を示す段数係数を算出する段数係数演算部と、

上記回路情報に基づいて上記解析対象とするパス全体での遅延時間のばらつき幅を算出 するばらつき幅演算部と、

上記算出した段数係数及び上記遅延時間のばらつき幅に基づいて、上記解析対象とする パスにおける遅延時間のばらつき係数を算出するばらつき係数演算部とを備えることを特 徴とする請求項1記載のタイミング解析装置。

【請求項3】

パスにおける任意のゲート段数と上記段数係数とを対応させた段数係数テーブルを有し

上記段数係数演算部は、上記段数係数テーブルを参照し上記解析対象とするパスにおけるゲート段数に応じた段数係数を得ることを特徴とする請求項2記載のタイミング解析装置。

【請求項4】

上記回路情報が入力され、上記解析対象とするパスにおける各ゲートの遅延時間に係る 遅延情報を当該回路情報から抽出する情報入力部をさらに備え、

上記係数演算部は、上記抽出された各ゲートの遅延情報に基づいて上記解析対象とする パスにおける遅延時間のばらつき係数を算出することを特徴とする請求項1~3の何れか 1項に記載のタイミング解析装置。

【請求項5】

上記第1のタイミング解析部は、上記算出したばらつき係数及び上記回路情報に基づいて、上記解析対象とするパスにて予め規定されているタイミング条件を満足するか否かを検証することを特徴とする請求項1~4の何れか1項に記載のタイミング解析装置。

【請求項6】

上記回路情報に基づき、上記解析対象とするパスにおける各ゲートの遅延時間のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミング解析部と、

上記第2のタイミング解析部から供給されるタイミング解析の結果に基づいて、予め規 定されているタイミング条件を満足するか否かを判定する判定部とをさらに備え、

上記係数演算部は、上記判定部にてタイミング条件を満足しないと判定された場合のみ、上記解析対象とするパスにおける遅延時間のばらつき係数を算出することを特徴とする 請求項1~5の何れか1項に記載のタイミング解析装置。

【請求項7】

入力される回路情報に基づいて半導体集積回路のタイミング解析を行うタイミング解析 方法であって、

上記回路情報が入力され、上記半導体集積回路内の解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を当該回路情報から抽出する遅延情報抽出ステップと、

上記解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を、上

記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて算出する係数演算ステップと、

上記係数演算ステップにて算出したばらつき係数及び上記回路情報を用いて、上記解析 対象とするパスでのタイミング解析を行う第1のタイミング解析ステップとを有すること を特徴とするタイミング解析方法。

【請求項8】

上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて、上記解析対象とするパスにおける各ゲートの遅延時間のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミング解析ステップと、

上記第2のタイミング解析ステップでの解析結果に基づいて、予め規定されているタイミング条件を満足するか否かを判定する判定ステップとをさらに有し、

上記判定ステップにてタイミング条件を満足しないと判定された場合のみ、上記係数演算ステップを実行することを特徴とする請求項7記載のタイミング解析方法。

【請求項9】

半導体集積回路内の解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を 、当該半導体集積回路の回路情報から抽出する遅延情報抽出ステップと、

上記解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を、上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて算出する係数演算ステップと、

上記係数演算ステップにて算出したばらつき係数及び上記回路情報を用いて、上記解析 対象とするパスでのタイミング解析を行う第1のタイミング解析ステップとをコンピュー タに実行させるためのプログラム。

【請求項10】

上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて、上記解析対象とするパスにおける各ゲートの遅延時間のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミング解析ステップと、

上記第2のタイミング解析ステップでの解析結果に基づいて、予め規定されているタイミング条件を満足するか否かを判定する判定ステップとを実行させ、

上記判定ステップにてタイミング条件を満足しないと判定された場合のみ、上記係数演算ステップを実行させることを特徴とする請求項9記載のプログラム。

【書類名】明細書

【発明の名称】タイミング解析装置、タイミング解析方法及びプログラム

【技術分野】

$[0\ 0\ 0\ 1]$

本発明は、半導体集積回路のタイミング解析装置、タイミング解析方法及びプログラムに関し、特に半導体集積回路におけるスタティック・タイミング解析に用いて好適なものである。

【背景技術】

[0002]

従来、LSI等の半導体集積回路、特にデジタル回路のタイミング検証を行う手法として、スタティック・タイミング解析(STA)が用いられてきた。スタティック・タイミング解析は、論理的に実際の動作に即するようにして行う回路シミュレーションや論理シミュレーションとは異なり、回路中の素子等に対してそれぞれ割り当てられたディレイに基づき回路のタイミング検証が行われる。

[0003]

すなわち、スタティック・タイミング解析は、テストパターン等を作成したりする必要がなく、パス(信号の伝達経路)における各素子等のディレイを累積してタイミング検証を行っている。スタティック・タイミング解析は、検証に要する時間が短く、かつ一度にチップ全体を包括的に解析できるため、最近では殆どの半導体集積回路の設計の検証装置の一つとしてスタティック・タイミング解析装置が用いられている。

[0004]

ここで、通常、半導体集積回路内部においては素子の特性にばらつきがあり、このばらつきを考慮してスタティック・タイミング解析を実施する必要がある。現在、一般的にスタティック・タイミング解析は、素子のディレイに一律の係数を掛けることにより素子毎にばらつきを表現して実施されている(例えば、特許文献1、特許文献2参照。)。このように素子毎にディレイのばらつきを表現し、チップ内のばらつきが発生しても半導体集積回路が正常に動作可能であるか否かの検証が行われている。

[0005]

例えば、従来のスタティック・タイミング解析において、ワースト条件での半導体集積 回路のタイミング検証は、以下の式(19)、式(20)で示される条件を満足するか否 かを検証することにより行われている。ここで、ワースト条件は、回路が低速で動く条件 であり、プロセス(P)が低速、温度(T)が高く、電圧(V)が低い場合に相当する。

[0006]

【数1】

Cycle_Time + Clock_path_time × ocv_worst - Data_path_time - Setup_time > 0 ... (19)
Data_path_time × ocv_worst - Clock_path_time - Hold_time > 0 ... (20)

[0007]

同様に、ベスト条件での半導体集積回路のタイミング検証は、以下の式(21)、式(22)で示される条件を満足するか否かを検証することにより行われている。ベスト条件は、回路が高速で動く条件であり、プロセス(P)が高速、温度(T)が低く、電圧(V)が高い場合に相当する。

[0008]

【数 2 】

Cycle_Time + Clock_path_time - Data_path_time × ocv_best - Setup_time > 0 ... (21)

Data_path_time - Clock_path_time × ocv_best - Hold_time > 0 ... (22)

[0009]

なお、上記式 (19)、式 (21) はセットアップ時間を検証する条件式であり、上記式 (20)、式 (22) はホールド時間を検証する条件式である。

$[0\ 0\ 1\ 0]$

【特許文献1】特開昭63-98042号公報

【特許文献2】特開2002-222232号公報

【発明の開示】

【発明が解決しようとする課題】

$[0\ 0\ 1\ 1]$

しかしながら、上述のように素子のディレイに一律の係数を掛けて素子毎にディレイの ばらつきを表現する従来の手法では、パスにおけるゲートの段数の増加に伴い過剰にマージンをとってしまうことになるという問題があった。これは、実際のチップ内における各素子でのばらつきがガウス分布(正規分布)にそれぞれ従っており、段数の増加によりパス全体としてのディレイのばらつき度合いが低くなってくるためである。

[0012]

従来のスタティック・タイミング解析における上述した問題について、図11を参照して具体的に説明する。

図11は、従来のスタティック・タイミング解析におけるセットアップ時間の検証方法を説明するための模式図である。図11において、111は、クロック信号SCLKのソース(供給源)である。ソース111から出力されたクロック信号SCLKは、バッファ112~115を介してフリップフロップ(FF)116のクロック入力端子<CLK>に入力されるとともに、バッファ119~121を介してFF118のクロック入力端子<CLK>に入力される。

$[0\ 0\ 1\ 3]$

また、データ信号DATが、FF116のデータ入力端子<DI>に入力される。FF116のデータ出力端子<DO>からクロック信号SCLKに同期して出力されるデータ信号は、組み合わせ回路117を介してFF118のデータ入力端子<DI>に入力される。

なお、図11において、D $S1\sim$ DS8は各素子(説明の便宜上、組み合わせ回路も素子とする。) $113\sim117$ 、 $119\sim121$ のばらつき分布をそれぞれ示したものである。

$[0\ 0\ 1\ 4]$

従来のスタティック・タイミング解析において、FF118のセットアップ時間について検証を行う際には、図6に示すようにデータパス122上のすべての素子112~117が遅い方にばらつき、かつクロックパス123上のすべての素子119~121が速い方にばらつくことを想定して行っている。

[0015]

しかしながら、このようにすべての素子が遅い方又は速い方にばらつく状態は確率的にほとんどありえない状態であり、従来のスタティック・タイミング解析は、マージンを過剰に保証した非常に厳しい条件でタイミング検証を行っていることになる。したがって、上述した従来の手法では、半導体集積回路における正確なタイミング解析を実施することができず、例えば過剰なマージンにより高速動作可能な半導体集積回路を設計することが非常に困難になる等の不都合が生じていた。

$[0\ 0\ 1\ 6]$

本発明は、このような問題に鑑みて成されたものであり、パスにおけるゲート段数に応じたディレイのチップ内ばらつきを考慮して正確なタイミング解析を実施できるようにす

ることを目的とする。

【課題を解決するための手段】

[0017]

本発明のタイミング解析装置は、半導体集積回路内の解析対象とするパスにおける遅延時間のばらつき係数を算出する係数演算部と、上記解析対象とするパスでのタイミング解析を行う第1のタイミング解析部とを備える。上記係数演算部は、解析対象とするパスにおけるゲートの段数に応じ、当該各ゲートにおける遅延時間のばらつきを相殺した解析対象とするパスにおける遅延時間のばらつき係数を算出し、当該ばらつき係数及び入力される回路情報に基づいて第1のタイミング解析部がタイミング解析を行う。

上記のように構成した本発明によれば、解析対象とするパスのゲート段数に応じて、各ゲートにおける遅延時間のチップ内ばらつきが相殺され、パス全体ではばらつき度合いが 緩和される。

[0018]

また、本発明のタイミング解析装置は、解析対象とするパスでのタイミング解析を行う第2のタイミング解析部と、予め規定されているタイミング条件を満足するか否かを解析結果に基づいて判定する判定部とをさらに備えるようにしても良い。第2のタイミング解析部は、回路情報に基づいて各ゲートの遅延時間のばらつきを累積し上記解析対象とするパスでのタイミング解析を行い、その結果、上記タイミング条件を満足しないと判定された場合のみ、係数演算部にて上記遅延時間のばらつき係数を算出する。

このように構成した場合には、従来と同様にして解析対象とするパスのタイミング解析を行い、タイミング条件に違反するときのみ、各ゲートにおける遅延時間のばらつきが相殺されたパス全体での遅延時間のばらつき係数を算出しタイミング解析を実施することができる。

【発明の効果】

[0019]

本発明によれば、解析対象とするパスのゲート段数に応じたパス全体での遅延時間のばらつき係数を算出し、当該ばらつき係数を用いてタイミング解析を行うことにより、ゲート段数に応じてチップ内ばらつきを考慮した正確なタイミング解析を実施することができる。したがって、適切なタイミングマージンによるタイミング解析が可能になり、例えば高速動作が要求される半導体集積回路の設計を、従来よりも容易に行うことができる。

【発明を実施するための最良の形態】

[0020]

以下、本発明の実施形態を図面に基づいて説明する。

なお、以下では、説明の便宜上、解析対象のパス(着目パス)でのタイミング解析を実行する際に考慮する遅延時間(ディレイ)のばらつきを 3σ (σ はディレイ分布の標準偏差)として説明するが、タイミング解析を実行する際に考慮するディレイのばらつきは任意であり、例えば 4σ 、 2σ 、又は σ であっても良い。

$[0\ 0\ 2\ 1]$

まず、回路のゲート段数(「回路段数」とも称す。)によるディレイ値及びその分布の 変化について説明する。

図1 (A)、(B)は、回路段数に応じたディレイ分布の変化を説明するための図である。

図1 (A)、(B) において、11はタイミング解析の対象とするパス(信号の伝達経路)の始点であり、12はパスの終点である。例えば、始点11は信号のソース(供給源、入力端子等)に対応し、終点12はフリップフロップの入力端子に対応する。また、G(i)(iは自然数)は、始点11と終点12との間に直列に接続されたバッファ等のゲート(素子)であり、各ゲートG(i)のディレイの中心値(平均値)を μ i、ディレイのばらつき(標準偏差)を σ iとする。

[0022]

また、μ(j)(jは自然数)は、ゲート段数がj段の場合において始点11より入力・

された信号がゲートG (1) $\sim G$ (j) を介して終点 1 2 に達するまでの到達時間(ディレイ)の分布における中心値である。ww (j) は、従来の手法で求めたワースト条件(すべてのゲートG (i) が 3 σ 分遅くなった場合)でのディレイ、 3 σ (j) は、パス全体で見て 3 σ 分遅くなった場合のディレイであり、下記式(1)、式(2)に従ってそれぞれ得られる。

[0023]

【数3】

$$ww(j) = \sum (\mu i + 3\sigma i) \qquad \cdots (1)$$
$$= \sum \mu i + 3\sum \sigma i \qquad \cdots (3)$$
$$3\sigma(j) = \sum \mu i + 3\sqrt{\sum \sigma i^2} \qquad \cdots (2)$$

[0024]

すなわち、ww(j) は各ゲートG(i) にて遅くなった 3σ 分を単純に累積して得られるディレイであり、 $3\sigma(i)$ はゲート段数による確率を考慮したディレイである。

[0025]

図1(A)に示すようにゲート段数が2段であるときには、従来と同様にして求めたww(2)と、パス全体で見てゲート段数を考慮して求めた3 σ (2)との差(到達時間のばらつきの違い)は、あまり大きくない。それに対して、図1(B)に示すようにゲート段数が大きいときには、ww(n)と3 σ (n)との差(nは自然数であり、ゲート段数)が大きくなる。

[0026]

図2は、パス遅延のモンテカルロ解析により得られた回路段数(ゲート段数)とパス全体でのディレイとの相関を示す図であり、横軸は回路段数、縦軸は累積遅延に対する比である。累積遅延に対する比は、パス上の各ゲートにおけるディレイ分布のばらつき 3σ を単純に累積したディレイ値に対する、パス全体の回路段数を考慮したディレイ値の比率であり、 $\begin{bmatrix} 3 \sigma \end{pmatrix}$ $\begin{bmatrix} 3 \sigma \end{pmatrix}$ $\begin{bmatrix} 3 \sigma \end{pmatrix}$

[0027]

図2より明らかなように、回路段数が大きくなるに従って、累積遅延に対する比は小さくなっている。従来の手法(累積遅延)での遅延は回路段数に関わらず"1"であるので、図2に実線で示した回路段数を考慮したディレイと"1"との差分21、すなわちww(j)と3 σ (j)との差が、従来のタイミング検証において過剰に保証していたタイミングマージンである。つまり、ww(j)と3 σ (j)との差で示される過剰保証していたタイミングマージンは、回路段数が多いほど大きくなる。

[0028]

そこで、以下に説明する本発明の実施形態においては、ゲート段数による確率を考慮したパス全体でのディレイ分布及びそのばらつき(上述した説明でのゲート段数に応じた3σ(i))を用いてタイミング解析を行うようにしたものである。

[0029]

(第1の実施形態)

図3は、本発明の第1の実施形態によるタイミング解析装置の構成例を示すブロック図である。

[0030]

図3において、32は回路情報入力部であり、解析対象である半導体集積回路の回路情報31が入力され、その回路情報を係数演算部33及びタイミング解析部37に出力する。ここで、回路情報31には、例えば回路素子間の接続関係などを示すネットリスト、回路素子などのライブラリ、遅延情報等がある。

[0031]

係数演算部33は、入力される回路情報に基づいて、解析対象となるパス(着目パス)

におけるゲート段数に応じて、各ゲートにおけるディレイのばらつきを相殺し、ゲート段数に応じた着目パスにおける遅延時間のばらつき係数(OCV係数)を算出する。係数演算部33は、段数係数演算部34、ばらつき幅演算部35及びOCV係数算出部36を有する。

[0032]

段数係数演算部34は、回路情報を用いて着目パスにおけるゲート段数に応じたディレイの変動量を示す段数係数を計算する。段数係数は、ゲート段数による確率を考慮したパス全体でのディレイと、従来と同様にしてパス上に存在する各素子でのばらつき3ヶを単純に累積して得られるディレイとの比であり、着目パス毎に算出される。ばらつき幅演算部35は、段数係数演算部34にて算出された段数係数におけるチップ内ばらつき幅(ばらつき量)、すなわち着目パス全体でのディレイのばらつき幅を計算する。〇CV係数算出部36は、回路情報、段数係数演算部34にて算出された段数係数、及びばらつき幅演算部35にて算出されたばらつき幅を用いてゲート段数を考慮した〇CV係数を算出し、算出した〇CV係数をタイミング解析部37に出力する。

[0033]

タイミング解析部37は、入力される回路情報及びゲート段数を考慮したOCV係数を用いて、着目パスのタイミング解析(セットアップ時間やホールド時間に係るタイミング条件についての検証)を行い、解析結果を結果出力部38に供給する。結果出力部38は、例えば図示しない表示装置に表示させたりデータとして出力したりして、タイミング解析部37より供給された解析結果を出力する。

$[0\ 0\ 3\ 4]$

次に、第1の実施形態におけるタイミング解析装置の動作について説明する。

図4は、図3に示したタイミング解析装置の動作を示すフローチャートである。

まず、ステップS41にて、ネットリスト、ライブラリ、遅延情報等の回路情報31が 回路情報入力部32に入力されると、回路情報入力部32は、入力された回路情報31か ら着目パスにおける各回路要素のディレイ値(遅延情報)を抽出する。各回路要素のディ レイ値の抽出は、着目パスのデータパス及びクロックパスのそれぞれについて行う。

[0035]

また、抽出したディレイ値の中に、従来の手法で用いられゲート段数に関わらず一律の値であるOCV係数(本実施形態にて算出するOCV係数と区別するために、以下ではこの従来のOCV係数を「旧OCV係数」と称する。)が含まれている場合には、当該旧OCV係数を削除する。具体的には、抽出したディレイ値の中に旧OCV係数を乗じた情報がある場合には、これを旧OCV係数で除算し、演算結果をディレイ値とする。

[0036]

次に、ステップS42にて、係数演算部33は、ステップS41において抽出されたディレイ値を含む回路情報を用いて図5に示すOCV係数算出処理を実行し、着目パスのゲート段数に応じたOCV係数を計算する。

図5は、OCV係数算出処理の動作を示すフローチャートである。

[0037]

OCV係数算出処理を開始すると、まず、段数係数演算部34は、抽出された各回路要素のディレイ値を含む回路情報に基づいて、着目パスのデータパス側の段数係数を計算する(ステップS51)。段数係数は、ディレイ分布のばらつきによりディレイが大きくなる場合及びディレイが小さくなる場合の双方、すなわちワースト条件及びベスト条件の双方についてそれぞれ算出する。

[0038]

同様にして、段数係数演算部34は、各回路要素のディレイ値を含む回路情報を用いて、ワースト条件及びベスト条件での着目パスのクロックパス側の段数係数をそれぞれ計算する(ステップS52)。

なお、上述した説明では、段数係数演算部34は、着目パスのデータパス側の段数係数 を計算した後に、クロックパス側の段数係数を計算するようにしているが、データパス側 の段数係数及びクロックパス側の段数係数の計算順序は任意である。

[0039]

次に、ばらつき幅演算部35は、回路情報及び算出された段数係数に基づいて、遅延計算における計算誤差を見積もる(ステップS53)。計算誤差は、セットアップ時間及びホールド時間に関して、ワースト条件及びベスト条件での誤差をそれぞれ見積もる。

続いて、ばらつき幅演算部35は、回路情報に基づいて算出されるチップ内ばらつきのワースト条件下での中心値及びそのワースト値、ベスト条件下での中心値及びそのベスト値に基づいて、チップ内ばらつきのワースト条件及びベスト条件でのゲート段数に応じたチップ内のばらつき幅を計算する(ステップS54)。例えば、チップ内ばらつきのワースト条件でのばらつき幅は、ワースト条件下でのワースト値とその中心値との差を算出し、それを2倍することにより算出される。なお、チップ内のばらつき幅は、着目パスのデータパス及びクロックパスの双方についてそれぞれ算出される。

[0040]

次に、OCV係数算出部36は、上述のようにしてステップS51~S54において算出された段数係数、遅延計算の計算誤差、及びゲート段数に応じたチップ内のばらつき幅を用いて、ゲート段数を考慮したOCV係数を算出する。ここで、OCV係数は、セットアップ時間及びホールド時間に関して、ワースト条件及びベスト条件でのOCV係数が算出される。

以上のようにして、セットアップ時間についてワースト条件及びベスト条件でのOCV係数、及びホールド時間についてワースト条件及びベスト条件でのOCV係数、すなわち4つの異なる条件にそれぞれ対応するOCV係数が算出され、OCV係数算出処理が終了する。

[0041]

図4に戻り、ステップS43にて、タイミング解析部37は、着目パスに係る回路情報及び上述のようにして算出されたOCV係数を用いて、着目パスにおけるセットアップ時間及びホールド時間に係るタイミング計算を行い、計算結果を結果出力部38に供給する。ここで、タイミング解析部37から結果出力部38に出力される計算結果は、着目パスに係る回路情報及びOCV係数により求めた計算結果そのものでも良いし、従来の手法で得られる値との差分であっても良い。

解析対象とする他のパスについても、上述したステップS41~S43の処理をそれぞれ繰り返し実行した後、動作を終了する。結果出力部38に計算結果として供給されたタイミング解析の結果は、外部からの要求に応じて結果出力部38より随時出力される。

$[0\ 0\ 4\ 2]$

上記図5に示したOCV係数算出処理を、図6 (A)、図6 (B)を参照して具体的に 説明する。

図6(A)は、OCV係数算出処理を説明するための回路の一例を示す図である。図6(A)において、51はクロック信号SCLKのソース(例えば、信号源や入力端子)であり、解析対象とするパス(着目パス)の始点である。52、53、54、55はバッファ等のゲートであり、ソース51とフリップフロップ(FF)56のクロック入力端子<CLK>との間に直列に接続されている。FF56のデータ入力端子<DI>には、データ信号DATを供給する信号線が接続されている。

[0043]

57、58はゲートであり、FF56のデータ出力端子<DO>とFF59のデータ入力端子<DA>との間に直列に接続されている。すなわち、FF56からクロック信号SCLKに同期して出力されたデータ信号は、ゲート57、58を介してFF59に供給される。FF59(詳しくはFF59のデータ入力端子<DA>)は、着目パスの終点に相当する。60、61、62はゲートであり、ゲート52の出力端とFF59のクロック入力端子<CK>との間に直列に接続されている。なお、以下の説明では、FFもゲートとする。

[0044]

また、66はシンククロックパスを示し、63はデータパスを示している。シンククロックパス66、データパス63は、上述した説明におけるクロックパス、データパスにそれぞれ対応する。データパス63は、ソースクロックパス64(ソース51からFF56の入力まで)と内部データパス65(FF56からFF59の入力まで)とからなる。

[0045]

ここで、上記図6 (A) に示す回路においてベスト条件及びワースト条件での各部のディレイを以下のように示す。

<ベスト条件>

ゲート53、54、55のディレイ…TgateCKD_bb

ゲート60、61、62のディレイ…TgateCK_bb

ゲート56、57、58のディレイ…TgateDA_bb

ゲート52と53の間、53と54の間、54と55の間、及び55と56 (クロック 入力端子<CLK>) の間の各配線によるディレイ…TlineCKD_bb

ゲート52と60の間、60と61の間、61と62の間、及び62と59 (クロック 入力端子<CK>) の間の各配線によるディレイ…TlineCK_bb

ゲート 5 6 (データ出力端子 < D O >) と 5 7 の間、 5 7 と 5 8 の間、 5 8 と 5 9 (データ入力端子 < D A >) の間の各配線によるディレイ…TlineDA_bb

[0046]

<ワースト条件>

ゲート53、54、55のディレイ…TgateCKD_ww

ゲート60、61、62のディレイ…TgateCK_ww

ゲート56、57、58のディレイ…TgateDA_ww

ゲート52と53の間、53と54の間、54と55の間、及び55と56 (クロック 入力端子<CLK>) の間の各配線によるディレイ…TlineCKD_ww

ゲート52と60の間、60と61の間、61と62の間、及び62と59(クロック入力端子< CK >)の間の各配線によるディレイ…TlineCK ww

ゲート 5 6 (データ出力端子 < D O >) と 5 7 の間、 5 7 と 5 8 の間、 5 8 と 5 9 (データ入力端子 < D A >) の間の各配線によるディレイ…TlineDA_ww

[0047]

上記各ディレイの表記における添え字(bb、ww)について図6(B)を参照し説明する

図6(B)はプロセス全体のばらつきとチップ内ばらつきを説明するための図である。

図6 (B) において、PVはプロセス全体のばらつき、CVAはワースト条件でのチップ内ばらつき、CVBはベスト条件でのチップ内ばらつきを示している。pmはプロセス全体分布での中心値である。また、wm、wwは、チップ内ばらつきにおけるワースト条件での中心値、ワースト値であり、bm、bbは、チップ内ばらつきにおけるベスト条件での中心値、ベスト値である(以下の説明におけるwm、ww、bm、bbの添え字についても、上述した説明と同様の意味を持つものとする。)。

[0048]

上記図6に示した回路における〇СV係数算出処理動作について説明する。

なお、以下においては配線によるディレイについては、ばらつきは考慮せず、TlineDA_bb、TlineDA wwの固定値として説明する。

まず、ステップS51では、下記式(3)、式(4)を用いてデータパス63側のワースト条件における段数係数Kn_max_DA、ベスト条件における段数係数Kn_min_DAを算出する

[0049]

【数4】

$$\sum (T_{gate}CKD_{ww} \times ocv_{w} + T_{line}CKD_{ww}) + \sum (T_{gate}DA_{ww} \times ocv_{w} + T_{line}DA_{ww}) + \sqrt{\sum (T_{gate}CKD_{wd}v^{2}) + \sum (T_{gate}DA_{wd}v^{2})}$$

$$\frac{+\sqrt{\sum (T_{gate}CKD_{wd}v^{2}) + \sum (T_{gate}DA_{wd}v^{2})}}{\sum (T_{gate}CKD_{ww} + T_{line}CKD_{ww}) + \sum (T_{gate}DA_{ww} + T_{line}DA_{ww})} \cdots (3)$$

TgateCKD_wdv = TgateCKD_ww—TgateCKD_wm

TgateDA_wdv = TgateDA_ww-TgateDA_wm

[0050]

上記式 (3) において、ocv_wは各ゲートのばらつきを示すものであり、ocv_w= (Tgat aCKD_wm/TgateCKD_ww) 又は (TgataDA_wm/TgateDA_ww) である。

[0051]

【数5】

$$\sum (TgateCKD_bb \times ocv_b + TlineCKD_bb) + \sum (TgateDA_bb \times ocv_b + TlineDA_bb)$$

$$-\sqrt{\sum (TgateCKD_bdv^2) + \sum (TgateDA_bdv^2)}$$

$$\sum (TgateCKD_bb + TlineCKD_bb) + \sum (TgateDA_bb + TlineDA_bb)$$
... (4)

TgateCKD bdv = TgateCKD_bm - TgateCKD_bb

 $TgateDA_bdv = TgateDA_bm - TgateDA_bb$

[0052]

上記式 (4) において、ocv_bは各ゲートのばらつきを示すものであり、ocv_b= (Tgat aCKD_bm/TgateCKD_bb) 又は (TgataDA_bm/TgateDA_bb) である。

[0053]

同様にして、ステップS52では、下記式(5)、式(6)を用いてシンククロックパス66側のワースト条件における段数係数 Kn_max_CK 、ベスト条件における段数係数 Kn_min_CK を算出する。

[0054]

【数 6】

$$Kn_{max}CK = \frac{\sum (T_{gate}CK_{ww} \times ocv_{w} + T_{line}CK_{ww}) + \sqrt{\sum (T_{gate}CK_{wd}v^{2})}}{\sum (T_{gate}CK_{ww} + T_{line}CK_{ww})} \cdots (5)$$

TgateCK_wdv = TgateCK_ww-TgateCK_wm

[0055]

【数7】

$$Kn_min_CK = \frac{\sum (TgateCK_bb \times ocv_b + TlineCK_bb) - \sqrt{\sum (TgateCK_bdv^2)}}{\sum (TgateCK_bb + TlineCK_bb)} \cdots (6)$$

 $TgateCK_bdv = TgateCK_bm - TgateCK_bb$

[0056]

上記式 (5)、式 (6) において、ocv_w、ocv_bは各ゲートのばらつきを示すものであり、ocv_w= (TgataCK_wm/TgateCK_ww)、ocv_b= (TgataCK_bm/TgateCK_bb) である。 【0057】

次に、ステップS53では、下記式(7)~式(10)を用いて遅延計算における計算誤差 Sw_error 、 Sb_error 、 Hw_error 、 Hb_error をそれぞれ算出する。ここで、 Sw_error はセットアップかつワースト条件での計算誤差であり、 Sb_error はセットアップかつベスト条件での計算誤差である。同様に、 Hw_error はホールドかつワースト条件での計算誤差で

あり、 Hb_error はホールドかつベスト条件での計算誤差である。また、下記式(7)~式(10)において、K1、K2は所定の定数であり、式(7)~式(10)のそれぞれにおいて任意のK1、K2を設定できるものとする。

[0058]

【数8】

$$Sw_error = \left\{ \sum (TgateCKD_ww + TlineCKD_ww) + \sum (TgateDA_ww + TlineDA_ww) \right\} \times Kn_max_DA \times K2 \\ -\sum (TgateCK_ww + TlineCK_ww) \times Kn_max_CK \times K1 \\ Sb_error = \left\{ \sum (TgateCKD_bb + TlineCKD_bb) + \sum (TgateDA_bb + TlineDA_bb) \right\} \times Kn_min_DA \times K2 \\ -\sum (TgateCK_bb + TlineCKD_bb) \times Kn_min_CK \times K1 \\ +\sum (TgateCK_ww + TlineCKD_ww) \times Kn_max_CK \times K1 \\ -\sum (TgateCKD_ww + TlineCKD_ww) + \sum (TgateDA_ww + TlineDA_ww) \right\} \times Kn_max_DA \times K2 \\ Hb_error = \sum (TgateCKD_bb + TlineCKD_bb) \times Kn_min_CK \times K1 \\ -\sum (TgateCKD_bb + TlineCKD_bb) + \sum (TgateDA_bb + TlineDA_bb) \times Kn_min_DA \times K2 \\ \cdots (10)$$

[0059]

続いて、ステップS54では、下記式(11)~式(14)を用いてゲート段数に応じたチップ内のばらつき幅0cvD_worst、0cvD_best、0cvC_worst、0cvC_best をそれぞれ算出する。ここで、0cvD_worst はデータパス63におけるワースト条件でのばらつき幅であり、0cvD_best はデータパス63におけるベスト条件でのばらつき幅である。同様に、0cvC_worst はシンククロックパス66におけるベスト条件でのばらつき幅であり、0cvC_best はシンククロックパス66におけるベスト条件でのばらつき幅である。なお、、下記式(11)、式(12)におけるocv_w、ocv_bは、式(3)、式(4)におけるocv_w、ocv_b と同じであり、式(13)、式(14)におけるocv_w、ocv_bは、式(5)、式(6)におけるocv_w、ocv_b と同じである。

[0060]

【数9】

$$OcvD_worst = 2\sqrt{\sum \{(TgateCKD_ww \times (I - ocv_w))^2\} + \sum \{(TgateDA_ww \times (I - ocv_w))^2\}} \quad \cdots (11)$$

$$OcvD_best = 2\sqrt{\sum \{(TgateCKD_bb \times (ocv_b - I))^2\} + \sum \{(TgateDA_bb \times (ocv_b - I))^2\}} \quad \cdots (12)$$

$$OcvC_worst = 2\sqrt{\sum (TgateCK_ww \times (I - ocv_w))^2} \quad \cdots (13)$$

$$OcvC_best = 2\sqrt{\sum (TgateCK_bb \times (ocv_b - I))^2} \quad \cdots (14)$$

$[0\ 0\ 6\ 1]$

次に、ステップS55では、上述のようにして算出された段数係数、遅延計算の計算誤差、チップ内ばらつきのばらつき幅等を用い、下記式(15)~式(18)に従って、ゲート段数を考慮したOCV係数Sw_OCV、Sb_OCV、Hw_OCV、Hb_OCVをそれぞれ算出する。ここで、Sw_OCVはセットアップかつワースト条件でのOCV係数であり、Sb_OCVはセットアップかつベスト条件でのOCV係数である。同様に、Hw_OCVはホールドかつワースト条件でのOCV係数であり、Hb_OCVはホールドかつベスト条件でのOCV係数である。

[0062]

【数10】

$$Sw_OCV = Kn_max_CK \times \{I + [\left(\sum (TgateCKD_ww + TlineCKD_ww) + \sum (TgateDA_ww + TlineDA_ww)\right) \\ \times (I - Kn_max_DA) - OcvC - error] \\ \cdots (15) \\ / [\left(\sum (TgateCK_ww + TlineCK_ww) \times Kn_max_CK\right)] \}$$

$$Sb_OCV = Kn_min_DA \times \{I - [\sum (TgateCK_bb + TlineCK_bb) \times (Kn_min_CK - I) - OcvD - error] \\ / [\left(\sum (TgateCKD_bb + TlineCKD_bb) + \sum (TgateDA_bb + TlineDA_bb)) \times Kn_min_DA] \}$$

$$Hw_OCV = Kn_max_DA \times \{I + [\sum (TgateCK_ww + TlineCK_ww) \times (I - Kn_max_CK) - OcvD - error] \\ / [\left(\sum (TgateCKD_ww + TlineCKD_ww) + \sum (TgateDA_ww + TlineDA_ww)) \times Kn_max_DA] \}$$

$$Hb_OCV = Kn_min_CK \times \{I + [\left(\sum (TgateCKD_bb + TlineCKD_bb) + \sum (TgateDA_bb + TlineDA_bb)\right) \\ \times (I - Kn_min_DA) + OcvC + error] \\ / (\sum (TgateCK_bb + TlineCK_bb) \times Kn_min_CK) \}$$

[0063]

以上のようにして、算出されたOCV係数Sw_OCV、Sb_OCV、Hw_OCV、及びHb_OCVを適宜選択してタイミング解析を実施する。

[0064]

以上、説明したように第1の実施形態によれば、着目パスにおけるゲート段数に応じて、各ゲートにおけるディレイのばらつきを相殺し、ゲート段数に応じた着目パスにおけるOCV係数を係数演算部33により算出し、算出したゲート段数を考慮したOCV係数を用いて、タイミング解析部37にて着目パスのタイミング解析を行う。これにより、着目パスのゲート段数に応じてパス全体でのばらつき度合いを緩和し、従来の手法において含まれていた過剰なマージンを除去することができる。したがって、半導体集積回路のチップ内ばらつきを考慮した正確なタイミング解析を実施することができ、適切なタイミングマージンによるタイミング解析が可能になる。例えば、従来に比べてタイミングにおける制約が緩和され、高速動作が要求される半導体集積回路の設計を従来よりも容易に行うことができる。

$[0\ 0\ 6\ 5\]$

(第2の実施形態)

次に、本発明の第2の実施形態について説明する。

以下に説明する第2の実施形態によるタイミング解析装置は、まず従来の手法でタイミング解析を行い、解析結果に基づいてタイミング条件違反となったパスについてのみ上記第1の実施形態と同様のタイミング解析を実施するようにしたものである。

[0066]

図7は、本発明の第2の実施形態によるタイミング解析装置の構成例を示すブロック図である。なお、図7において、図3に示したブロックと同一の機能を有するブロックには同一の符号を付し、重複する説明は省略する。

$[0\ 0\ 6\ 7]$

図7において、71はタイミング解析部-Aであり、入力される回路情報に基づいて、解析対象となるパス(着目パス)における各ゲートのディレイのばらつきを累積して、着目パスのタイミング解析を行う。72は判定部であり、タイミング解析部-A71の解析結果が供給され、着目パスが予め規定されたタイミング条件(セットアップ時間やホールド時間に係る条件)を満足するか判定する。また、判定部72は、判定結果を結果出力部73に出力するとともに、タイミング条件を満足していないパスに係る情報を係数演算部33に出力する。なお、タイミング解析部-B37が本発明の第1のタイミング解析部を構成し、タイミング解析部ーA71が本発明の第2のタイミング解析部を構成する。

[0068]

次に、第2の実施形態におけるタイミング解析装置の動作について説明する。

図8は、図7に示したタイミング解析装置の動作を示すフローチャートである。

まず、ステップS81にて、図4に示したステップS41と同様にして、回路情報入力部32は、入力された回路情報31から着目パスのデータパス及びクロックパスのそれぞ

れについて各回路要素のディレイ値(遅延情報)を抽出する。

[0069]

次に、ステップS82にて、タイミング解析部-A71は、ステップS81において抽出されたディレイ値を含む回路情報を用い、従来と同様の手法で着目パスにおける各ゲートのディレイのばらつきを累積して着目パスのタイミング解析を行う。そして、着目パスのS1ack値(タイミングマージンの値)を抽出する。

[0070]

続いて、ステップS83にて、判定部72は、ステップS82において得られたSlack値に基づいてタイミング条件違反であるか(予め規定されたタイミング条件を満足するか否か)を判定する。

上記ステップS 8 3 での判定の結果、タイミング条件違反でないと判定した場合には、判定部72は解析結果を結果出力部38に供給する。一方、ステップS 8 3 での判定の結果、タイミング条件違反であると判定した場合には、判定部72は着目パスに係る情報(着目パスが識別可能な情報)を係数演算部33に出力する。

[0071]

ステップS84にて、係数演算部33は、判定部72より出力されたタイミング条件違反である着目パスに係る情報を受けると、第1の実施形態と同様にしてOCV係数算出処理を実行し、着目パスのゲート段数に応じたOCV係数を計算する。

次に、タイミング解析部-B37は、着目パスに係る回路情報及び算出されたOCV係数を用いて、着目パスにおけるセットアップ時間及びホールド時間に係るタイミング計算を行い(ステップS85)、計算結果を結果出力部38に供給する(ステップS86)。解析対象とする他のパスについても、上述した処理をそれぞれ繰り返し実行して動作を終了する。

[0072]

以上、説明したように第2の実施形態によれば、回路情報31を用い従来と同様にして各ゲートの遅延時間のばらつきを累積し着目パスのタイミング解析をタイミング解析部ーA71にて行い、その結果、予め規定されているタイミング条件を満足していないと判定部72にて判定された場合のみ、上述した第1の実施形態と同様にしてゲート段数を考慮したOCV係数を用いたタイミング解析を行う。これにより、第1の実施形態と同様の効果が得られるとともに、タイミングの制約が厳しいパスのみ抽出して、ゲート段数に応じてパス全体でのばらつき度合いを緩和したタイミング解析を実施することができる。

なお、上述した第2の実施形態においては、タイミング解析部-A71とタイミング解析部-B37との2つのタイミング解析部を設けているが、1つのタイミング解析部を設けて入力する回路情報やOCV係数等を適宜切り替えるように構成しても良い。

[0073]

また、上述した第1及び第2の実施形態においては、係数演算部33内の段数係数演算部34は、入力された回路情報31に基づいてその都度段数係数を計算するようにしているが、図9(A)~図9(C)に示すようなクロックパス及びデータパスにおけるゲート段数と段数係数との対応関係を示した段数係数テーブルを作成しておき、この段数係数テーブルを参照して段数係数を求めるようにしても良い。図9(A)はクロックパスの段数係数テーブルである。また、図9(B)は、ワースト条件でのデータパスの段数係数テーブルであり、図9(C)は、ベスト条件でのデータパスの段数係数テーブルである。

図9 (A) ~図9 (C) に示すような段数係数テーブルを用いることで、入力された回路情報31に基づいて段数係数演算部34がその都度段数係数を計算する必要がなくなり、演算処理量を低減することができタイミング解析に要する時間を短縮することができる

[0074]

また、上述した第1及び第2の実施形態において、ゲート間の配線はディレイの分布を 考えず一定の値としているが、ディレイの分布を考慮するようにしても良く、この場合に はゲートと同様に演算を行えば良い。

[0075]

なお、上述した第1及び第2の実施形態におけるタイミング解析装置は、コンピュータのCPU又はMPU、RAM、ROMなどで構成できるものであり、ROMに記憶されたプログラムが動作することによって実現でき、上記プログラムは本発明の実施形態に含まれる。また、コンピュータが上記機能を果たすように動作させるプログラムを、例えばCD-ROMのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものであり、上記プログラムを記録した記録媒体は本発明の実施形態に含まれる。上記プログラムを記録する記録媒体としては、CD-ROM以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。

また、コンピュータがプログラムを実行し処理を行うことにより、上記実施形態の機能が実現されるプログラムプロダクトは、本発明の実施形態に含まれる。上記プログラムプロダクトとしては、上記実施形態の機能を実現するプログラム自体、上記プログラムが読み込まれたコンピュータ、ネットワークを介して通信可能に接続されたコンピュータに上記プログラムを提供可能な送信装置、当該送信装置を備えるネットワークシステム等がある。

また、コンピュータが供給されたプログラムを実行することにより上記実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているOS(オペレーティングシステム)又は他のアプリケーションソフト等と共同して上記実施形態の機能が実現される場合や、供給されたプログラムの処理の全て又は一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上記実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。また、本発明をネットワーク環境で利用するべく、全部又は一部のプログラムが他のコンピュータで実行されるようになっていても良い。

例えば、第1及び第2の実施形態に示したタイミング解析装置は、図10に示すようなコンピュータ機能90を有し、そのCPU91により上記実施形態での動作が実施される

コンピュータ機能90は、上記図10に示すように、CPU91と、ROM92と、RAM93と、キーボード(KB)99のキーボードコントローラ(KBC)95と、表示部としてのCRTディスプレイ(CRT)100のCRTコントローラ(CRTC)96と、ハードディスク(HD)101及びフレキシブルディスク(FD)102のディスクコントローラ(DKC)97と、ネットワークインタフェースカード(NIC)98とが、システムバス94を介して互いに通信可能に接続された構成としている。

CPU91は、ROM92又はHD101に記憶されたソフトウェア(プログラム)、 又はFD102より供給されるソフトウェア(プログラム)を実行することで、システム バス94に接続された各構成部を総括的に制御する。

すなわち、CPU91は、上述したような動作を行うための処理プログラムを、ROM92、HD101、又はFD102から読み出して実行することで、上記実施形態での動作を実現するための制御を行う。

RAM93は、CPU91の主メモリ又はワークエリア等として機能する。

KBC95は、KB99や図示していないポインティングデバイス等からの指示入力を制御する。CRTC96は、CRT100の表示を制御する。DKC97は、ブートプログラム、種々のアプリケーション、ユーザファイル、ネットワーク管理プログラム、及び上記実施形態における上記処理プログラム等を記憶するHD101及びFD102とのアクセスを制御する。NIC98はネットワーク103上の他の装置と双方向にデータをやりとりする。

[0076]

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱すること

なく、様々な形で実施することができる。

本発明の諸態様を付記として以下に示す。

[0077]

(付記1)入力される回路情報に基づいて半導体集積回路のタイミング解析を行うタイミング解析装置であって、

上記半導体集積回路内の解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を算出する係数演算部と、

上記算出したばらつき係数及び上記回路情報に基づいて、上記解析対象とするパスでの タイミング解析を行う第1のタイミング解析部とを備えることを特徴とするタイミング解 析装置。

(付記2)上記係数演算部は、上記回路情報に基づいて上記解析対象とするパスにおける ゲート段数に応じた遅延時間の変動量を示す段数係数を算出する段数係数演算部と、

上記回路情報に基づいて上記解析対象とするパス全体での遅延時間のばらつき幅を算出 するばらつき幅演算部と、

上記算出した段数係数及び上記遅延時間のばらつき幅に基づいて、上記解析対象とする パスにおける遅延時間のばらつき係数を算出するばらつき係数演算部とを備えることを特 徴とする付記1記載のタイミング解析装置。

(付記3) パスにおける任意のゲート段数と上記段数係数とを対応させた段数係数テーブルを有し、

上記段数係数演算部は、上記段数係数テーブルを参照し上記解析対象とするパスにおけるゲート段数に応じた段数係数を得ることを特徴とする付記2記載のタイミング解析装置

(付記4)上記回路情報が入力され、上記解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を当該回路情報から抽出する情報入力部をさらに備え、

上記係数演算部は、上記抽出された各ゲートの遅延情報に基づいて上記解析対象とする パスにおける遅延時間のばらつき係数を算出することを特徴とする付記1記載のタイミン グ解析装置。

(付記5)上記第1のタイミング解析部は、上記算出したばらつき係数及び上記回路情報に基づいて、上記解析対象とするパスにて予め規定されているタイミング条件を満足するか否かを検証することを特徴とする付記1記載のタイミング解析装置。

(付記6)上記タイミング条件は、上記解析対象とするパスにおけるセットアップ時間及びホールド時間に係る条件であることを特徴とする付記5記載のタイミング解析装置。

(付記7)上記回路情報に基づき、上記解析対象とするパスにおける各ゲートの遅延時間 のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミン グ解析部と、

上記第2のタイミング解析部から供給されるタイミング解析の結果に基づいて、予め規 定されているタイミング条件を満足するか否かを判定する判定部とをさらに備え、

上記係数演算部は、上記判定部にてタイミング条件を満足しないと判定された場合のみ、上記解析対象とするパスにおける遅延時間のばらつき係数を算出することを特徴とする付記1記載のタイミング解析装置。

(付記8)上記回路情報が入力され、上記解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を当該回路情報から抽出する情報入力部をさらに備え、

上記第2のタイミング解析部は、上記抽出された各ゲートの遅延情報に基づいて上記解析対象とするパスのタイミング解析を行うことを特徴とすることを特徴とする付記7記載のタイミング解析装置。

(付記9)入力される回路情報に基づいて半導体集積回路のタイミング解析を行うタイミング解析方法であって、

上記回路情報が入力され、上記半導体集積回路内の解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を当該回路情報から抽出する遅延情報抽出ステップと、

上記解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を、上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて算出する係数演算ステップと、

上記係数演算ステップにて算出したばらつき係数及び上記回路情報を用いて、上記解析 対象とするパスでのタイミング解析を行う第1のタイミング解析ステップとを有すること を特徴とするタイミング解析方法。

(付記10)上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて、上記解析対象とするパスにおける各ゲートの遅延時間のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミング解析ステップと、

上記第2のタイミング解析ステップでの解析結果に基づいて、予め規定されているタイミング条件を満足するか否かを判定する判定ステップとをさらに有し、

上記判定ステップにてタイミング条件を満足しないと判定された場合のみ、上記係数演算ステップを実行することを特徴とする付記9記載のタイミング解析方法。

(付記11)上記係数演算ステップは、上記回路情報に基づいて上記解析対象とするパスにおけるゲート段数に応じた遅延時間の変動量を示す段数係数を算出する段数係数演算ステップと、

上記回路情報に基づいて上記解析対象とするパス全体での遅延時間のばらつき幅を算出 するばらつき幅演算ステップと、

上記段数係数演算ステップにて算出した段数係数及び上記ばらつき幅演算ステップにて 算出した遅延時間のばらつき幅に基づいて、上記解析対象とするパスにおける遅延時間の ばらつき係数を算出するばらつき係数演算ステップとを有することを特徴とする付記9記載のタイミング解析方法。

(付記12) 半導体集積回路内の解析対象とするパスにおける各ゲートの遅延時間に係る遅延情報を、当該半導体集積回路の回路情報から抽出する遅延情報抽出ステップと、

上記解析対象とするパスにおけるゲートの段数に応じて、当該各ゲートにおける遅延時間のばらつきを相殺した上記解析対象とするパスにおける遅延時間のばらつき係数を、上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて算出する係数演算ステップと、

上記係数演算ステップにて算出したばらつき係数及び上記回路情報を用いて、上記解析対象とするパスでのタイミング解析を行う第1のタイミング解析ステップとをコンピュータに実行させるためのプログラム。

(付記13)上記遅延情報抽出ステップにて抽出された上記遅延情報に基づいて、上記解析対象とするパスにおける各ゲートの遅延時間のばらつきを累積して上記解析対象とするパスでのタイミング解析を行う第2のタイミング解析ステップと、

上記第2のタイミング解析ステップでの解析結果に基づいて、予め規定されているタイミング条件を満足するか否かを判定する判定ステップとを実行させ、

上記判定ステップにてタイミング条件を満足しないと判定された場合のみ、上記係数演算ステップを実行させることを特徴とする付記12記載のプログラム。

(付記14)上記係数演算ステップは、上記回路情報に基づいて上記解析対象とするパスにおけるゲート段数に応じた遅延時間の変動量を示す段数係数を算出する段数係数演算ステップと、

上記回路情報に基づいて上記解析対象とするパス全体での遅延時間のばらつき幅を算出するばらつき幅演算ステップと、

上記段数係数演算ステップにて算出した段数係数及び上記ばらつき幅演算ステップにて 算出した遅延時間のばらつき幅に基づいて、上記解析対象とするパスにおける遅延時間の ばらつき係数を算出するばらつき係数演算ステップとを有することを特徴とする付記12 記載のプログラム。

(付記15)記録媒体に記録された、パスにおける任意のゲート段数と上記段数係数とを 対応させた段数係数テーブルを参照して上記解析対象とするパスにおけるゲート段数に応 じた段数係数を得ることを特徴とする付記14記載のプログラム。


【図面の簡単な説明】

- [0078]
 - 【図1】ゲート段数に応じたディレイ分布の変化の一例を示す図である。
 - 【図2】回路段数とパス全体でのディレイとの相関を示す図である。
 - 【図3】第1の実施形態によるタイミング解析装置の構成例を示すブロック図である
 - 【図4】第1の実施形態におけるタイミング解析装置の動作を示すフローチャートである。
 - 【図5】 〇 C V 係数算出処理の動作を示すフローチャートである。
 - 【図6】本実施形態におけるタイミング解析の具体例を説明するための図である。
 - 【図7】第2の実施形態によるタイミング解析装置の構成例を示すブロック図である
 - 【図8】第2の実施形態におけるタイミング解析装置の動作を示すフローチャートである。
 - 【図9】段数係数テーブルの一例を示す図である。
 - 【図10】タイミング解析装置を実現可能なコンピュータの一構成例を示すブロック図である。
 - 【図11】従来のスタティック・タイミング解析の問題点を説明するための図である

【符号の説明】


- [0079]
- 32 回路情報入力部
- 3 3 係数演算部
- 3 4 段数係数演算部
- 35 ばらつき幅演算部
- 36 OCV係数算出部
- 37 タイミング解析部
- 38 結果出力部

【書類名】図面 【図1】




段数に応じたディレイ分布

図2]




回路段数と実際の遅延値(3σ)との相関

【図3】




第1の実施形態におけるタイミング解析装置の構成例

【図4】



第1の実施形態における動作を示すフローチャート


【図5】




OCV係数算出処理動作を示すフローチャート



【図6】




タイミング解析の具体例を説明するための図



プロセス全体のばらつきとチップ内のばらつきを示す図



【図7】




第2の実施形態におけるタイミング解析装置の構成例

6/



【図8】



第2の実施形態における動作を示すフローチャート



【図9】

3 5 段数 20 10 40 0.88 0.90 0.89 1 0.94 0.92 Kn_max (A) 段数 3 5 10 20 40 1 1.11 1.16 Kn_min 1.00 1.08 1.13 1.15

(B)

Kn_max									
	CK								
FF間	1	3	5	10	20	40			
1	0.98	0.95	0.93	0.91	0.89	0.88			
3	0.93	0.92	0.91	0.90	0.89	0.88			
5	0.91	0.90	0.90	0.89	0.89	0.88			
10	0.89	0.89	0.89	0.88	0.88	0.87			
20	0.87	0.87	0.87	0.87	0.87	0.87			


(C)

Kn_min											
	CK										
FF間	1	3	5	10	20	40					
1	1.03	1.07	1.09	1.12	1.14	1.16					
3	1.09	1.10	1.11	1.13	1.14	1.16					
5	1.12	1.12	1.13		1.15	1.16					
10	1.14	1.14	1.15	1.15	1.15	1.16					
20	1.16	1.16	1.16	1.16	1.17	1.17					

段数係数テーブルの一例




【図10】



タイミング解析装置を実現するコンピュータの構成例



【図11】



従来技術の問題点を説明するための図



【書類名】要約書

【要約】

【課題】 パスにおけるゲート段数に応じたディレイのチップ内ばらつきを考慮して正確なタイミング解析を実施できるようにする。

【解決手段】 解析対象となるパス(着目パス)におけるゲート段数に応じ、各ゲートにおけるディレイのばらつきを相殺してゲート段数に応じた着目パスにおけるOCV係数を係数演算部33にて算出し、当該ゲート段数を考慮したOCV係数を用いて、タイミング解析部37にて着目パスのタイミング解析を行うようにして、着目パスのゲート段数に応じてパス全体でのばらつき度合いを緩和し、半導体集積回路のチップ内ばらつきを考慮した正確なタイミング解析を実施することができるようにする。

【選択図】 図3



特願2003-353950

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名 富士通株式会社